一、單選題，共 30 題，每題 3.3 分

1. (　 Ｂ 　)下列計數器何者是將全部正反器的CLK端接在一起同時觸發  (A)可預設非同步計數器  (B)同步計數器  (C)非同步計數器  (D)漣波計數器
2. (　 Ｃ 　)D正反器的輸出Q_n+1要由0→1與1→0，則D輸入應分別為何？  (A)0、0  (B)1、1  (C)1、0  (D)0、1
   詳解：D型正反器的Q_n+1=D，因此若Q_n+1=0，則D必為0；若Q_n+1=1，則D必為1。
3. (　 Ａ 　)由J-K正反器組成模-32漣波計數器，若每個正反器延遲時間為20ns(1ns=10⁻⁹秒)，則輸入計時脈衝的最高頻率為多少？  (A)10MHz  (B)40MHz  (C)50MHz  (D)20MHz
   詳解：模-32漣波計數器有5個正反器，故由MHz。
4. (　 Ｂ 　)具10個正反器的環形計數器，其模數為  (A)1024  (B)10  (C)20  (D)100
5. (　 Ｃ 　)J-K正反器的輸出Q_n+1要由1變1，則其J、K輸入應分別為何？  (A)1、×  (B)×、1  (C)×、0  (D)0、×
6. (　 Ｄ 　)如圖所示　　狀態圖，若改以D型正反器來完成，則其D_B與D_A之輸入方程式分別等於  (A)1,1  (B)Q_BAQ_A,Q_A  (C), (D)
7. (　 Ｄ 　)下列何種電路具有直接計時的能力？  (A)多工器  (B)加法器  (C)並列暫存器  (D)計數器
8. (　 Ｃ 　)欲設計模−24的同步計數器，至少需幾個正反器？  (A)6  (B)4  (C)5  (D)12
9. (　 Ａ 　)如圖所示電路　　，由到V_o為除以多少之計數器？  (A)5  (B)7  (C)6  (D)8
   詳解：本電路為奇數型強森，計有3級，故為模-5強森計數器，其各級輸出頻率為輸入時序頻率的1/5。
10. (　 Ｂ 　)由三個D型正反器所組成的強生計數器之模數，為下列何者？  (A)3  (B)6  (C)8  (D)16
    詳解：強生計數器有偶數型與奇數型，故3個正反器可組成模-6(2×3=6)與模-5(2×3−1=5)兩種計數器。
11. (　 Ｄ 　)如圖所示　　，由CP到為除以多少的計數器？  (A)7  (B)6  (C)8  (D)5
    詳解：該電路為奇數型強生計數器，故計數模數為2N−1=2×3−1=5，即為除5之電路。
12. (　 Ａ 　)4位元二進計數器之最大計數值為  (A)15  (B)10  (C)9  (D)16
13. (　 Ｂ 　)如圖所示　　，若之初始値為0000，當CLK(clock)輸入5個脈波後，的輸出為何？  (A)0011  (B)1110  (C)1111  (D)0101
    詳解：由於該邏輯電路為模-8的強生(Johnson)計數器，其輸出狀態()依序為0000→1000→1100→1110→1111→0111→0011→0001→0000，故當輸入5個CLK(clock)脈波後其0111，即的輸出狀態為1110。
14. (　 Ａ 　)10級的環形計數器，其最高計數值為  (A)9  (B)1  (C)10  (D)20
15. (　 Ｃ 　)試分析如圖所示　　電路，若有0與5之暫態發生，其次態分別為何？  (A)001,110  (B)111,111  (C)010,111  (D)000,101
16. (　 Ｄ 　)由4只正反器構成的強森計數，若其第一級的J和K分別由最後一級的和Q回授，則其模數為  (A)4  (B)6  (C)7  (D)8
17. (　 Ｃ 　)承上題，若將J改由倒數第2級的回授，則其模數為  (A)4  (B)6  (C)7  (D)8
18. (　 Ｃ 　)承上題若時序信號頻率為40kHz，則其各級正反器的輸出(Q_A、Q_B、Q_C、和Q_D)頻率分別為幾kHz？  (A)40、20、10、5  (B)20、10、5、2.5  (C)5、5、5、5  (D)10、10、10、10
19. (　 Ａ 　)J−K正反器的輸出Q要由0變1，則其J、K輸入要求分別為何？  (A)1、×  (B)0、×  (C)×、0  (D)×、1
20. (　 Ｄ 　)如圖所示電路　，可以用來做何種模數之計數用？  (A)4  (B)16  (C)10  (D)8
    詳解：本電路為強森計數器，計有4級，故為模-8計數器。
21. (　 Ｃ 　)模−8計數器之輸出最多有幾種狀態  (A)9  (B)16  (C)8  (D)10
22. (　 Ｄ 　)採負緣觸發型正反器，將時序信號接到第一級正反器的CLK端，而後續正反器的CLK端都接到前一級的Q輸出，此計數器為  (A)二進下數非同步計數器  (B)二進上數同步計數器  (C)二進下數同步計數器  (D)二進上數非同步計數器
23. (　 Ｄ 　)如圖所示　　之狀態變化，下列何者正確？  (A)當輸入0則狀態不變且輸出0  (B)當輸入1則狀態不變且輸出1  (C)當輸入1則狀態由S₀轉入S₁且輸出0  (D)當輸入0則狀態由S₀轉入S₁且輸出1
24. (　 Ｃ 　)循序邏輯的設計一般都先將條件需求轉成  (A)狀態激勵  (B)激勵表  (C)狀態圖  (D)狀態表
25. (　 Ｃ 　)BCD計數器之最大計數值為  (A)1111  (B)1100  (C)1001  (D)1010
26. (　 Ｄ 　)4位元非同步計數器，若每只正反器的延遲時間(CLK→Q)為10ns，則其最高工作頻率為  (A)100MHz  (B)40MHz  (C)10MHz  (D)25MHz
27. (　 Ａ 　)T正反器的輸出Q_n+1要由0→1與1→0，則其T輸入應分別為何？  (A)1、1  (B)0、0  (C)0、×  (D)1、×
28. (　 Ｃ 　)如圖所示　　之計數器，其輸出A、B之狀態依序為  (A)11、01、10  (B)00、01、10  (C)00、10、01  (D)11、10、01
    詳解：(1)其輸入方程式為：、、、(2)其狀態分析表如表所示：(3)故輸出狀態為：00→10→01。
29. (　 Ｄ 　)下列何者是同步計數器的優點？  (A)電路簡單  (B)計數值較大  (C)易於設計  (D)速度快
30. (　 Ａ 　)以J−K正反器完成之4位元同步上數計數器，若輸出為DCBA，且D為最高位元，則其J_D與K_D之輸入方程式分別等於  (A)CBA，CBA  (B)BA，BA  (C)A，B  (D)1，0