新竹市私立磐石高中104學年度第二學期 數位邏輯補考   電二忠、孝

班級：        姓名：          座號：     範圍：第8章   命題老師：夏子康  審題老師：王斌國

1.  (　 　 　)如圖所示電路　　，假設D型正反器Q₁Q₂之初始值為00，若輸入訊號X依序為1001(時序先後由左至右)，試求對應輸入所產生之Q₂訊號依序為何？  (A)0101  (B)0110  (C)0111  (D)1101
2. (　 　 　)如圖所示　　電路，若R₁=5kW、R₂=50kW、C=0.01mF，則其輸出頻率約為若干？  (A)2kHz  (B)2.88kHz  (C)1.44kHz  (D)1kHz
3. (　 　 　)兩D型正反器Q_BQ_A之輸出依序為00→01→11→10→00等循環，則其輸入布林代數分別為  (A)D_B=0，D_A=1  (B)D_B=Q_A，D_A= (C)D_B=，D_A= (D)D_B=，D_A=
4. (　 　 　)由四個具有接腳之J-K正反器所組成之漣波上數計數器，將MSB輸出與次高位輸出連接至一個二輸入的NAND閘之輸入接腳，此NAND閘之輸出連接至前述四個正反器之接腳，計數器可正確地循環計數，則下列何者為該計數器之模數？  (A)9  (B)12  (C)3  (D)6
5. (　 　 　)利用J-K正反器設計循序邏輯電路，若有一經化簡後的狀態圖含有a、b、c、d四個狀態，在狀態a時輸出為110；在狀態b時輸出為001；在狀態c時輸出為101；在狀態d時輸出為100，則具有此一狀態圖功能之邏輯電路中，最少需要使用幾個J-K正反器？  (A)2個  (B)4個  (C)3個  (D)5個
6. (　 　 　)循序邏輯的設計一般都先將條件需求轉成  (A)狀態表  (B)狀態激勵  (C)激勵表  (D)狀態圖
7. (　 　 　)如圖所示　　電路，若R₁=100kW、R₂=50kW、C=0.1μF，則其輸出週期T_H與T_L分別約為若干？  (A)T_H=T_L=14ms  (B)T_H=7ms、T_L=3.5ms  (C)T_H=T_L=10.5ms  (D)T_H=10.5ms、T_L=3.5ms
8. (　 　 　)下列振盪器何者輸出頻率最穩定？  (A)CMOS無穩態振盪器  (B)NE555定時器  (C)石英晶體振盪器  (D)OP Amp維恩振盪器
9. (　 　 　)如圖所示電路　　，功能為何？  (A)同位檢查  (B)上/下計數器  (C)加法器  (D)除法器
10. (　 　 　)狀態表化簡相等的條件是指  (A)輸出要一樣  (B)次態要相同  (C)輸入要相同  (D)所有輸入的次態和輸出都一樣
11. (　 　 　)下列何者為定時IC？  (A)NE566  (B)NE555  (C)LM339  (D)LM741
12. (　 　 　)循序邏輯的設計程序，下列何者應先被完成？  (A)狀態圖  (B)狀態激勵表  (C)狀態表  (D)卡諾圖
13. (　 　 　)如圖所示　，為二進制計數器，若輸入端A為MSB，D為LSB，輸出端為MSB，為LSB，則該電路之mod數為？  (A)mod3  (B)mod8  (C)mod7  (D)mod5
14. (　 　 　)如圖所示電路　　，功能為何？  (A)加法器  (B)同位檢查  (C)上/下計數器  (D)除法器
15. (　 　 　)如圖所示　　之狀態變化，下列何者正確？  (A)當輸入1則狀態由S₀轉入S₁且輸出0  (B)當輸入0則狀態由S₀轉入S₁且輸出1  (C)當輸入1則狀態不變且輸出1  (D)當輸入0則狀態不變且輸出0
16. (　 　 　)用T型正反器設計一組計數順序為000→101→100→011→010→001→000的模-6同步計數器，設110與111狀態為不可能發生，則其C正反器之輸入布林代數T_C為  (A) (B) (C) (D)
17. (　 　 　)如圖所示電路　　，假設ABC之初始值為110，則經過4個時序脈波後，ABC之值為  (A)010  (B)100  (C)001  (D)111
18. (　 　 　)在正緣觸發的J-K正反器激勵表中，假設=1，希望在時脈控制clock產生正緣時，使=0，則正反器之輸入J、K的値應為下列何者？(×表隨意項，可視需要設為0或1)  (A)J=×，K=1  (B)J=0，K=×  (C)J=1，K=×  (D)J=×，K=0
19. (　 　 　)無穩態多諧振盪器之輸出為何？  (A)三角波  (B)鋸齒波  (C)方波  (D)正弦波
20. (　 　 　)如圖所示電路　　，假設T型正反器Q_AQ_BQ_C之初始值為000，試問該電路為模數多少之計數器？  (A)6  (B)8  (C)5  (D)7